# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-287064

(43)Date of publication of application: 31.10.1995

(51)Int.CI.

G01S 7/285 G01S 7/292 G01S 13/66 G06F 15/16

(21)Application number: 06-081548

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

20.04.1994

(72)Inventor:


KANEKO TOMOMI

## (54) RADAR SIGNAL PROCESSOR

#### (57)Abstract:

PURPOSE: To obtain a radar signal processor which is provided with an optimum cost-to-performance ratio, which can process a plurality of beams simultaneously and whose fault tolerance is high.

CONSTITUTION: A radar signal processor is provided with a plurality of CPUs 9 having cache memories 11 and with multi-CPU parts 8 having local buses 15 in which main memories have been mapped on memory spaces. It is provided with vector operation parts 16 in which a plurality of dedicated arithmetic units 19 have been connected by switch networks 22. They are connected, as clusters, by using buses between system buses and clusters. Thereby, when the plurality of CPUs 9 and the plurality of dedicated arithmetic units 19 are grouped individually in real time, effective resources are distributed optimally to a requested processing amount, and signals are processed. Since all the CPUs share the memory spaces, other CPUs can act for a certain CPU even when it is damaged.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出顧公開番号

## 特開平7-287064

(43)公開日 平成7年(1995)10月31日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FI		技術表示箇所
G01S	7/285	Z				
	7/292	Α				
	13/66				ž.	
G06F	15/16	380 D				

審査請求 未請求 請求項の数5 OL (全 12 頁)

(21)出顧番号

特願平6-81548

(22)出額日

平成6年(1994)4月20日

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 金子 智巳

鎌倉市上町屋325番地 三菱電機株式会社

鎌倉製作所内

(74)代理人 弁理士 高田 守


## (54) 【発明の名称】 レーダ信号処理装置

## (57) 【要約】

【目的】 最適な価格対性能比を有し、複数のピームを同時に処理可能なフォールトトレランス性の高いレーダ 信号処理装置を得る。

【構成】 キャッシュメモリを備えた複数のCPUとメモリ空間上に主メモリがマッピングされているローカルパスを備えたマルチCPU部を備える。複数の専用演算ユニットをスイッチネットワークで接続したベクタ演算部を備える。これらをクラスタとしてシステムパス・クラス夕間パスを用いて接続した。

【効果】 複数のCPUと複数の専用演算ユニットをリアルタイムに各々グルーピングすることで、要求された処理量に対し有効資源を最適に分配し、信号処理を行う。全てのCPUがメモリ空間を共有することで、あるCPUが故障しても、他のCPUで代行することが可能である。



.<del>...</del>.

#### 【特許請求の範囲】

【請求項1】 複数の信号処理プログラムモジュールか らなるレーダ信号処理プログラムと制御プログラムが格 納されている主メモリと、レーダ信号処理プログラムと 制御プログラムを実行し、要求性能によって装備する数 量を変更可能な複数のCPU (Central Pro cessing Unit)と、前記主メモリのコピー を保持し、データ更新にともなう前記CPU間での時間 的整合性を維持する機能を有し、前記CPUに対し最低 1個以上有するキャッシュメモリと、前記CPUとシス 10 テムパス上に接続される他の機能ユニットとのデータ交 換を制御する第1のパス変換器と、前配キャッシュメモ リと前記主メモリと前記第1のバス変換器を接続し、デ ータ内容整合性を維持する機能をパスプロトコル上で具 備するローカルパスとから構成されるマルチCPU部を 備え、複数の信号処理プログラムモジュールを複数のC PUでそれぞれ並列に実行するか、または、複数の信号 処理プログラムモジュールのある1つの信号処理プログ ラムモジュールの処理対象データを複数のCPUで分割 し並列実行することを前記CPUの一つであるスケジュ ーラCPUで実行される有効資源割当てプログラムによ り導き出された処理時間予測値に基づき、前記複数のC PUがそれぞれ処理すべき信号処理プログラムモジュー ルと処理対象データ数を要求されるタイムインターパル 毎に毎回決定し、要求される信号処理モードを処理して いくCPU負荷分散処理機能を有することを特徴とする レーダ信号処理装置。

【請求項2】 前記マルチCPU部と、前記マルチCP U部により制御され、前記マルチCPU部とのデータ交 換を制御する第2のパス変換器と、入力信号データであ 30 るビームデータ、ベクタ演算中間データ及びベクタ演算 結果を保持する機能を有し、要求性能によって装備する 数量を変更可能な複数のデータメモリと、前記ピームデ ータが送信されてくるピームデータパスと、ピームデー タをデータメモリに転送するピームデータ入力ポート と、ビームデータに対しベクタ演算を施し要求性能によ って装備する数量を変更可能な複数の専用演算ユニット と、レーダタイミング信号を入力し専用演算ユニットへ 演算開始信号を与えるとともに前記マルチCPU部のロ ーカルバス上のメモリ空間に対し割込みメッセージ・コ マンドとして前記マルチCPU部の任意のCPUに対し 割込みを起動する機能を有するタイミング発生器と、前 記データメモリ内のデータを外部と通信するためのI/ Oコントローラと、前記データメモリと前記ピームデー タ入力ポートと前記専用演算ユニットと前記第2のパス 変換器を相互に接続しこれらの接続形態を動的に変更可 能なスイッチネットワークと、前記マルチCPU部から パラメータ設定可能な制御情報を保持する制御レジスタ と、制御レジスタの制御パラメータに基づきベクタ演算

ーバル毎に、前記マルチCPU部の1つであるスケジューラCPUで実行される有効資源割当てプログラムにより導き出された処理時間予測値に基づき、スイッチネットワークの接続形態を変更し、データメモリ、専用演算器、ビームデータ入力ポート、I/Oコントローラのグルーピング構成、グループ毎の信号処理メニュー及びピーヒムデータ処理量を変え、要求される信号処理モードを処理する機能を有するベクタ演算部を有することを特徴とするレーダ信号処理装置。

【請求項3】 前記マルチCPU部と、前記ペクタ演算 部から構成され、かつ、要求性能によって装備する数量 を変更可能な複数のクラスタと、複数のクラスタ内のデ ータメモリ間で通信するためのクラスタ間パスと、前記 マルチCPU部の機能を有し、全てのクラスタを制御す るクラスタマスタと、外部装置とのデータ転送を制御す る外部パスインターフェースと、前配クラスタと前配ク ラスタマスタと前記外部パスインターフェース間のデー 夕転送を行うためのシステムパスと、本装置内で利用可 能な全ての資源が登録されている有効資源ライブラリを 参照し、前記クラスタマスタ内のスケジューラCPUで 20 実行される有効資源割当てプログラムより導かれた処理 時間予測値に基づき、各クラスタのCPU、各クラスタ のベクタ演算部、クラスタマスタのCPUの各資源に対 し、資源割当てとスケジューリングを要求されるタイム インターパル毎に毎回行ない、要求される信号処理モー ドを処理していく機能を有することを特徴とするレーダ 信号処理装置。

【請求項4】 前記マルチCPU部の前記ローカルパス 上のメモリ空間に対し、レーダタイミング信号を変換 し、信号処理の起動トリガを受信する毎に、前配主メモ リのあるアドレスに対しセマフォフラグとして非分割の 統出しパスサイクルとそれに引き続く書込みパスサイク ルの排他的なアクセスを行うタイミング発生器を有する ことを特徴とする請求項2または、請求項3配載のレー ダ信号処理装置。

「請求項5】 前配システムパス上に接続される全ての前記クラスタ内部の全ての主メモリが一つのメモリ空間上にマッピングされており、全てのクラスタ内部の全ての前記マルチCPU部のCPUからメモリ空間がアクセス可能であり、同一クラスタ内のキャッシュメモリが他のクラスタの共有メモリのデータをキャッシングしていることを示す情報を保持する第1の履歴管理メモリと、同一クラスタ内の主メモリのデータが最新データでない可能性があることを示すアドレス情報を保持する第2の履歴管理メモリと、ローカルパス、システムパス上に接続される他のクラスタ内部の全てのCPU間で全ての主メモリに対するデータ更新にともなう時間的整合性を推持する機能を有する前記マルチCPU部の第1のパス変換器を接続し、全てのナメエルに対するデータ更新にともなう時間的整合性を変換部と、全てのクラスタの第1のパス変換器を接続し、本のナメエルに対するデータ更新にともなう時間的

の制御を行う制御器とを備え、要求されるタイムインタ 50 全ての主メモリに対するデータ更新にともなう時間的整

合性を維持する機能をバスプロトコルとして具備するシステムバスとから構成される請求項3記載のレーダ信号 処理装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、複数ピームからなる デジタル受信データに対し、デジタル演算を施すことに より目標の捜索、追尾をリアルタイムに処理するレーダ 信号処理装置の特に高速化、価格対性能比の向上、及び フォールトトレランスの向上に関するものである。

### [0002]

【従来の技術】図7は、従来の信号処理装置の例であ る。図中、26はCPU部、27はベクタ演算部、3は レーダモード、信号処理メニューの受信及び信号処理結 果の送信を外部装置間で行うための外部パスインターフ ェースである。4はCPU部26、ベクタ演算部27、 外部パスインターフェース3とのデータ転送を行うため のシステムパスである。次に、CPU部26について説 明する。10は複数の信号処理メニュープログラムが格 納されている主メモリである。9はそのプログラムを逐 次実行するCPUである。12はシステムパス4を介し CPU部26とベクタ演算部27、外部パスインターフ ェース3間でデータ転送を行うための第1のパス変換器 である。15は主メモリ10、CPU9、パス変換器1 2間でデータ転送を行うためのローカルパスである。次 に、ベクタ演算部27について説明する。5はビームデ ータが転送されるピームデータパス、6は信号処理の起 動トリガ信号が送信されてくるレーダタイミング信号、 18はピームデータを入力及びパッファリングを行うビ ーム入力ポートである。19はピーム入力ポート18か ら供給されるピームデータに対し、各々のユニット毎に 各種の演算、例えばFIR (Finite Impulse Respons e)フィルタ演算、FFT (Fast Fourier Transfor m) 演算、CFAR (Constant False Alarm Rate)減 算を施す専用演算ユニットである。17はそれぞれの専 用演算ユニット19の結果を保持するデータメモリであ る。23はベクタ演算部27の制御を行う制御部であ る。25はレーダタイミング信号6からの起動トリガを 受信し、専用演算ユニット19に対し演算開始トリガ信 号を発生し、また、CPU部26ヘシステムパス4の割 込み専用線を用いてレーダタイミング信号6からの起動 トリガを通知するためのタイミング発生器である。24 は、専用演算ユニット19の動作モード、入力データ数 などのペクタ演算部27の動作を制御する各種の制御情 報を保有する制御レジスタである。21はCPU部26 よりシステムパス4を介して、データメモリ17や制御 レジスタ24をアクセスするための第2のパス変換器で ある。

【0003】次に従来のレーダ信号処理器による動作に 理装置において必要となる専用演算ユニット19の数量 ついて説明する。CPU9の実行すべき全ての信号処理 50 が必ずしも一定でないことから、専用演算ユニット19

メニュープログラムは、主メモリ10にあらかじめ保持 されている。外部パスインターフェースより受信した信 号処理モードに従って、実行すべき信号処理プログラム を選択し実行する。CPU9は、制御レジスタ24に規 定されたパラメータを設定するとともに、ベクタ演算部 27の信号処理結果をデータメモリ17より読出し、目 標の検出、追尾処理を行い、最終的な信号処理結果を外 部パスインターフェース3に送出し、外部パスインター フェース3より外部装置へ転送する。また、ペクタ演算 10 部27では、ピームデータパス5より受信したデータに 対し、専用演算ユニット19を用いて、データメモリ1 7上に仮想的にマッピングされた空間上に、信号強度レ ペルがあるスレッショルドレベルより大きい空間的位置 とその信号強度を格納する。これらの処理は、図8に示 すように、信号処理メニュー毎に規定されたタイムイン ターパルを基準にCPU部26とベクタ演算部27をパ イプラインステージとしたパイプライン処理により実行 される。また、ベクタ演算部27内の各専用演算ユニッ ト19においても、いくつかのレベルでパイプライン処 理により実行される。CPU9とベクタ演算部27は、 レーダタイミング信号6より受信した起動トリガによっ て同期がとられる。タイミング発生器25によりシステ ムパス4の割込み要求線によって割込みがCPU9に発 生し、CPU9は、等価的に起動トリガを知ることがで きる。一方同時に、ベクタ演算部27では、タイミング 発生器25により演算開始トリガが生成され、制御部2 3によって演算が開始される。

[0004]

【発明が解決しようとする課題】従来のレーダ信号処理 装置は以上のように構成されているので、複数のピーム .30 を処理させる場合、レーダタイミング信号6のタイムイ ンターパルを伸張させる必要がある。すなわち、ペクタ 演算部27の専用ユニット19がパイプライン処理を行 っているため、同時に複数ピーム分のデータを演算する ことができず、ビームを1本1本逐次処理させる必要が あり、かつCPU9の演算性能の限界からも、規定のイ ンターパル内で処理することが不可能になる場合があ る。タイムインターバルの伸張は、レーダ信号処理装置 の重要な評価ファクタの1つであるレスポンスタイムの 増加となり、好ましくない。しかしながら、CPU部2 6、ペクタ演算部27を対にし、これを複数ビーム本数 分用意することで、タイムインターパルの伸張を回避可 能であることが容易に想像される。複数の従来のレーダ 信号処理装置を用意し、それぞれ独立に、ビームデータ を与え、独立に制御することによって従来の信号処理を 規定のタイムインターパル内で処理することが可能にな る。この場合、複数のレーダ信号処理装置に対し、異な る信号処理メニューを実行させる場合、各レーダ信号処 理装置において必要となる専用演算ユニット19の数量 20

の稼動率は低下し、価格対性能比を下げることになる。 また、運用時、CPU部26の故障、ペクタ演算部27 の専用演算ユニット19、データメモリ17の故障は、 レーダ信号処理装置全体の故障に結び付き、任務MTB F (Mean Time Between Fault) を下げることになる。

【0005】この発明は上記のような課題を解消するた めになされたもので、タイムインターパルの伸張を回避 し、かつ、ビーム数の増加に伴う必要となる資源の増加 をおさえ、最適な価格対性能比を提供するとともに、資 源の増加にともなう任務MTBFの低下をおさえること 10 を可能にするレーダ信号処理装置を提供するものであ

[0006]

【課題を解決するための手段】この発明に係るレーダ信 号処理装置は、ローカルパス上にパス変換器と、キャッ シュメモリを介して複数のCPUを具備したマルチCP U部を備える。

【0007】また、データメモリ、専用演算ユニット、 及びI/Oコントローラをスイッチネットワークで接続 したベクタ演算部を備える。

【0008】また、これらマルチCPU部、ベクタ演算 部を一つのクラスタとして、クラスタ間をクラスタ間パ スで接続した複数のクラスタを備える。

【0009】また、レーダタイミング信号を変換し、セ マフォフラグを発行するタイミング発生器を備える。

【0010】また、履歴管理メモリを備えたバス変換器 と、データ更新にともなう時間的整合性を維持するパス プロトコルを具備したシステムパスを備える。

[0011]

【作用】この発明におけるレーダ信号処理装置は、複数 30 ピーム分のデータを複数CPUによって並列に処理し、 またペクタ演算部においてスイッチネットワークがデー タメモリ、専用演算ユニットをピーム毎にグルーピング し複数ビーム分のデータを並列に処理する。

【0012】また、この発明におけるレーダ信号処理装 置は、クラスタ間パスを用いて「/〇コントローラが、 データメモリ間のデータ転送を行うことで、クラスタ間 に分散したグルーピングを行い複数クラスタを用いて複 数のピームを処理する。

【0013】また、この発明におけるレーダ信号処理装 40 置は、タイミング発生器が割込みメッセージコマンド、 又はセマフォの発行を行なうことにより、各クラスタの CPU、ベクタ演算部との同期を確保する。

【0014】また、この発明におけるレーダ信号処理装 置は、キャッシュメモリ、パス変換器、履歴管理メモリ が全てのCPU間で発生するデータ更新に伴う時間的整 合性を確保する。

[0015]

【実施例】

実施例1.以下、この発明の一実施例を第1図に示す。

図中、1は本装置内に複数あるクラスタ、2は各クラス タ1の処理内容を指示するクラスタマスタ、3は本装置 と外部装置との通信を行う外部パスインターフェース、 4はクラスタ1、クラスタマスタ2、外部パスインター フェース3間を接続し、データ転送を行うシステムバ ス、5は各クラスタ1にピームデータを分配するピーム データパス、6は各クラスタに入力されるレーダタイミ ング信号、7はクラスタ1間で局所的にデータ交換を行 うためのクラスタ間パスである。8は複数の信号処理を 並列に実行するマルチCPU部、9は信号処理プログラ ムを逐次実行するCPU、10はCPU9の信号処理プ ログラム、制御プログラム、又は、データを格納する主 メモリ、11は基本的に主メモリ10のコピーを保持 し、データとそのアドレス情報とデータをキャッシング していることを4つのステートで示すいわゆる示すME S I (Modyfied, Exclusive, Shared, Invalid) 情報を 各キャッシュライン毎に有するキャッシュメモリ、12 はマルチCPU部の各CPUとシステムパスに接続され た他の資源とのデータ転送を行うための第1のパス変換 器、13はクラスタ1の各キャッシュメモリ11がキャ ッシングしている他のクラスタ1の主メモリ10にマッ ピングされているデータに対するアドレス情報とMES I 情報を保持する第1の履歴管理メモリ、14は同一ク ラスタ内の主メモリ10のデータが最新データでない可 能性のあるアドレス情報を保持する第2の履歴管理メモ リ、15は主メモリ10、キャッシュメモリ11、第1 のパス変換器12を接続し、データ転送を行うローカル パス、16はピームデータパス5または、クラスタ間バ ス7から入力されたデータに対しペクタ演算を施すペク 夕演算部、17はビームデータ、ベクタ演算中間データ を保持するデータメモリ、18はピームデータを入力 し、データメモリ17へ転送するビーム入力ポート、1 9はデータメモリ17に格納されているピームデータ、 ベクタ演算中間データに対し、各々のユニット毎に各種 の演算、例えばFIR (Finite Impulse Response)フィ ルタ演算、FFT (Fast Fourier Transform) 演算、C FAR (Constant False Alarm Rate) 演算を施す専用 演算ユニットである。20は他のクラスタ1との信号処 理対象データをクラスタ間パス?を介してデータ交換を 行う I/Oコントローラ、21はマルチCPU部8とペ クタ演算部16間のデータ転送を行うための第2のバス 変換器である。22はデータメモリ17と第2のバス変 換器21、専用演算ユニット19、 I/Oコントローラ 20、ピーム入力ポート18間を接続し、その接続形態 を変更可能なスイッチネットワーク、23はベクタ演算 部16のベクタ演算制御を行う制御部、24は制御部の 制御パラメータを保持する制御レジスタ、25はレーダ タイミング信号6より受信した信号処理の起動トリガを ベクタ演算部16の制御部23に与え、同時にCPU部 50 8の各CPU9に対し、信号処理の起動タイミングを通

知するタイミング発生器である。

【0016】次に動作について説明する。マルチCPU 8部のCPU9の実行すべき全ての信号処理プログラム と、制御プログラムは、主メモリ10にあらかじめ保持 されている。CPU9が主メモリ10上のプログラムや データを読み出す場合、キャッシュメモリ11は、読み 出しデータをキャッシングする。キャッシュメモリ11 中に所望のプログラムやデータがあるときは、キャッシ ユメモリ11よりCPU9に供給される。 キャッシュメ モリ11中に所望のプログラムやデータがない場合は、 最新のデータを主メモリ10より読み出すか、相当アド レスの最新のデータを所有する他のキャッシュメモリ1 1より供給される。すなわち、キャッシュメモリ11に は、一般的にパススヌーピング機能と呼ばれるローカル パス15の書き込みコマンド・読出しコマンドをモニタ する機能がある。なお、各クラスタ1の主メモリ10と 各クラスマスタ2の主メモリ10は、各クラスタ1の第 1のパス変換器12のアドレスデコーダ、各主メモリ1 0のアドレスデコーダに従って1つのメモリ空間上に図 2のようにマッピングされている。第1のバス変換器1 2に付属する2種類の履歴管理メモリがある。第1の履 歴管理メモリ13は、そのマルチCPU部8内のキャッ シュメモリ11が他のマルチCPU部8の主メモリ10 のデータをキャッシングしていることを4つのステート で示すMESI情報とそのアドレス情報を保持する履歴 管理メモリである。第2の履歴管理メモリ14は、同一 クラスタ1内の主メモリ10のデータが最新データでな い可能性があることを示すアドレス情報を保持する履歴 管理メモリである。次にこれら履歴管理メモリ13、1 4により、本レーダ信号処理装置内の各CPU9間で最 30 新更新データの授受を保証する実行例について説明す る。例えば、複数のクラスタ1のいくつかのCPU9の キャッシュメモリ11が同一アドレスのデータをキャッ シングしているときに、あるCPU9が異なるクラスタ (1) の主メモリ10にマッピングされているそのアド レスに対してデータ書込み操作を行い、他のクラスタ1 のCPU9がそのアドレスに対して読出し操作を行う場 合について説明する。あるCPU9が書込み操作を行う 以前では、その書込みアドレスがマッピングされている 主メモリ10の同一クラスタ1内の第2の履歴管理メモ リ14にはこのアドレスは登録されておらず、主メモリ 10のデータは、最新データであることが示されてい る。同一アドレスの同一データをキャッシングしている キャッシュメモリ11内のそのアドレスに対応するキャ ッシュラインのステータスを示すいわゆるMESI情報 は、Sharedを示しており、書込み操作を行うCP U9のキャッシュメモリ1も同一アドレスの同一データ をキャッシングしている場合には、同様にShared を示している。キャッシングされていない場合は、キャ ッシュメモリ11のキャッシュラインは、Invalidを示 50

しているか、アドレス情報として登録されていない。こ のようなキャッシュ状態にある場合、あるCPU9が書 込み操作を行うと、そのCPU9のキャッシュメモリ1 1は、書込みデータをキャッシングするとともに、キャ ッシュラインのステートは事前のステータスに従って、 Shared又は、InvalidからExclusi veに状態が遷移する。同時に、ローカルパス15上に 書込みコマンドサイクルを発行する。同一クラスタ内の キャッシュメモリ11にそのアドレスに対応するデータ をキャッシングしていた場合には、バススヌーピング機 構が動作し、相当するキャッシュラインのステートは、 SharedからInvalidに状態が遷移する。ま た、第1のパス変換器12も同様にローカルパス15を 監視するパススヌーピング機構が動作し、第1の履歴管 理メモリ13内を検索することによって、その書込みコ マンドサイクルのアドレスは、他のクラスタ1の主メモ リ10のデータであることを4つのステートで示すME SI情報がSharedを示していることから認識さ れ、システムパス4上にこの書込みコマンドサイクルを 発行するとともに、このアドレスに対応するステートを SharedからExclusiveに状態を遷移させ る。次に、システムパス4上に発行された書込みコマン ドサイクルは、各クラスタ1の第1のパス変換器12の パススヌーピング機構によって、各々の第1の履歴管理 メモリ13内を検索することによって、そのアドレスに 対応するMESI情報がSharedを示している各ク ラスタ1の第1のパス変換器12は、そのクラスタ内の キャッシュメモリ11に古いデータをキャッシングして いることを認識し、第1のバス変換器12は、第1の履 歴管理メモリ13のそのアドレスに対応するMESI情 報をSharedからInvalidに状態を遷移させ るとともに、そのクラスタ1内のローカルパス15上に も書込みコマンドサイクルを発行することで、同様にし て、そのクラスタ1内の各キャッシュメモリ11の相当 するキャッシュラインのステータスも、Sharedか らInvalidに状態を遷移させる。一方、システム パス4上に発行された書込みコマンドサイクルは、本 来、主メモリ10がマッピングされているクラスタ1の 第1のパス変換器12のアドレスデコーダによって認識 され、ローカルパス15上にも書込みコマンドサイクル を発行することで主メモリ10に書込み操作を行うとと もに、第2の履歴管理メモリ14に主メモリ10上のデ ータは、以後最新データでない可能性があるものとして このアドレスを登録する。その後、システムパス4の書 込みコマンドサイクルを終了し、さらに書込みコマンド サイクルを発行したCPU9のクラスタ1内のローカル パス15の書込みコマンドサイクルも終了する。このよ うにして、書込みコマンドを発行したCPU9のキャッ シュメモリ11の相当アドレスのキャッシュステータス とそのクラスタ1の第1の履歴管理メモリ13のステー

タスがExclusiveを示し、他の全てのキャッシ ュメモリ11と第1の履歴管理メモリ13のステータス はInvalidを示すことによって、このアドレスに 対応するデータの最新データの格納場所が特定される。 次にこの時点で、他のクラスタ1のCPU9が同一アド レスに対し読出しコマンドを発行した場合には、各キャ ッシュメモリのパススヌーピング機構と、第1の各履歴 管理メモリ13を参照メモリとして第1のパス変換器1 2のパススヌーピング機構が動作し、Exclusiv eを示していたキャッシュメモリ11の相当アドレスの キャッシュステータスとそのクラスタ1の第1の履歴管 理メモリ13のステータスは、Sharedに遷移する とともに、読み出しコマンドを発行したCPU9は、キ ャッシュメモリ11の相当アドレスのキャッシュステー タスがInvalidであることと、前回書込みコマン ドを発行したCPU9のそのクラスタ1内の第1の履歴 管理メモリ13のステータスがExclusiveを示 していたことから、そのアドレスがマッピングされてい る主メモリ10のデータは最新であると判断し、主メモ リ10がマッピングされているクラスタ1の第1のバス 変換器12、ローカルパス15を介して、主メモリ10 から読み込み操作を行い、読出しコマンドを発行したC PU9のキャッシュメモリ11にキャッシングするとと もに、キャッシュメモリ11の相当アドレスのキャッシ ュステータスとそのクラスタ1の第1の履歴管理メモリ 13のステータスも、Sharedに遷移させる。ま た、書込みコマンドを発行したCPU9のキャッシュメ モリ11の相当アドレスのキャッシュステータスとその クラスタ1の履歴管理メモリ13のステータスがExc lusiveを示し、他の全べてのキャッシュメモリ1 1と履歴管理メモリ13のステータスがInvalid を示している状態において、書込みコマンドサイクルを 発行したCPU9がさらに続けて同一アドレスに対して 書込みコマンドを発行した場合には、書込みコマンドを 発行したCPU9のキャッシュメモリ11の相当アドレ スに対するキャッシュステータスとそのクラスタ1の履 歴管理メモリ13のステータスを、以上説明した方法と 同様にして双方ともModefiedにする。このと き、システムパス4上には、書込みコマンドは発行され ず、ローカルパス15上のみに書込みコマンドは発行さ れ、他のクラスタ1上のキャッシュステータスと履歴管 理メモリ13のステータスは変化しない。同一のCPU 9が、さらに同一アドレスに対して書込みコマンドを発 行する場合は、このキャッシュステータスと履歴管理メ モリ13のステータスは維持される。ここで、書込みコ マンドを発行したアドレスがマッピングされている主メ モリ10と同一のクラスタ1のCPU9がこのアドレス に対して読出しコマンドを発行した場合、主メモリ10 から古いデータを読み出さないように、各キャッシュメ モリ11と第1のパス変換器12は以下のように動作す

る。すなわち、CPU9がこのアドレスに対して読出し コマンドを発行すると、当然このCPU9のキャッシュ メモリ11は、Invalidであるのでローカルパス 上15に読出しコマンドが発行される。ローカルパス上 15には、このアドレスがマッピングされている主メモ リ10があるので主メモリ10がこの読出しコマンドに 応答しようと試みるが、ここで、第1のバス変換器12 が、パススヌーピング機構によって、第2の履歴管理メ モリ14に登録されているアドレスに対する読出しコマ ンドであることを検出し、第1のバス変換器12は、読 出しコマンドを発行したキャッシュメモリ11に対しリ トライ信号を返送し、ローカルパス15の使用権を得て キャッシュメモリ11とCPU9の動作を凍結する。と 同時に、システムパス4上に読出しコマンドを発行す る。最新データを保持しているクラスタ1のキャッシュ ステータスと第1の履歴管理メモリ13のステータスは 双方ともModifiedになっており、最新データを保持して いるクラスタ1の第1のパス変換器12は、パススヌー ピング機構によって、今度は、双方ともSharedに 遷移するとともに、最新データを読出しコマンドに対す るデータとして供給する。最新データを受信した第1の パス変換器12は、最新データを主メモリ10に書込む とともに、第2の履歴管理メモリ14上に登録されてい るこのアドレスに情報を削除し、主メモリ10が最新デ ータを保持していることを示す。さらにこの第1のパス 変換器12は、ローカルパス15の使用権を解放してキ ャッシュメモリ11とCPU9の動作凍結を解除する。 これによって、キャッシュメモリ11が再度ローカルパ ス15上に読出しコマンドを発行し、主メモリ10が最 新データを供給して、キャッシュメモリ11にキャッシ ングするとともにキャッシュステータスをShared とする。さらに、CPU9は、キャッシングされた最新 データをキャッシュメモリ11から受け取る。このよう に動作することで、各CPU9間で最新更新データの授 受が保証され、各CPU9からは主メモリ11に対し、 データ更新の時間的連続性、アドレス空間の対象性を有 している。このようなマルチCPU部8で、複数の処理 を実行する場合、代表的な処理方法として、図3に示す 処理単位による分割方法と図4に示すデータ数による分 割方法の2種類の処理方法があり、また通常はこれらの 折中方法で実行される。処理単位による分割方法は、各 処理において相互にデータ依存性のない複数の異なる処 理を複数のCPU9で並列に処理する方法である。一方 データ数による分割方法は、処理対象となるデータ数を CPU9の個数分分割し、異なるデータ群に対して同一 の処理を全てのCPU9で実行する方法である。マルチ CPU部8の主メモリ10に格納されている信号処理プ ログラムは、各信号処理メニュー毎にモジュール化され ており、その信号処理メニュープログラムモジュールは 処理対象となるデータ数を任意に分割実行可能なように

10

構造化されている。したがって、信号処理プログラム は、相互にデータ依存性のない各信号処理メニュープロ グラムに対しては、待機状態にある複数のCPU9で同 時に並列に実行し、また、信号処理メニュー間で相互に データ依存性がある場合には、待機状態にある複数のC PU9で、同一の信号処理メニュープログラムを処理対 象となるデータ数を分割して実行する。クラスタマスタ 2のマルチCPU部8、各クラスタ1のマルチCPU部 8、各クラスタ1のベクタ演算部16の実行制御に関す る相互同期は、従来の装置と同様に、信号処理モード毎 に規定されたレーダタイミングから受信されるタイムイ ンターパルを基準に、クラスタマスタ2のマルチCPU 部8、各クラスタ1のマルチCPU部8、各クラスタ1 のベクタ演算部16をそれぞれパイプラインステージと してパイプライン処理により実行される。レーダタイミ ング信号6からの起動トリガの受信とともに、各クラス タ1のうちのある1つのクラスタ1のタイミング発生器 25は、同一クラスタ1内のローカルパス15上に割込 みメッセージコマンドを発行し、この割込みメッセージ コマンドは、同一クラスタ1内の第1のパス変換器12 によってシステムパス上にも発行される。クラスタマス 夕2の全てのCPU9は、この割込みに応答するが、ク ラスタマスタ2のCPU9のうちある1つのCPU9が 割込み処理の実行権を得る。クラスタ2の割込み処理の 実行権を得たCPU9は、以後クラスタマスタ2のスケ ジューラとして動作し、クラスタマスタ2の主メモリ1 0 に格納されている制御プログラムにタスクスイッチ し、図5に示すようなフローチャートに従ってレーダ信 号処理装置の有効資源割り当てとスケジューリングの決 定が行われる。外部パスインターフェース3より外部装 置が次のタイムインターバルで実行すべき要求処理量、 すなわちピーム本数、各ピームの信号処理メニュー、各 ピームのデータ数、管理ピームの処理優先度、各ピーム に対する信号処理メニューの処理優先度、完了時間を獲 得する。このとき、このCPU9は、クラスタマスタ2 の主メモリ10上に構築されている有効資源ライブラリ と要求処理量とのつき合わせを行う。有効資源ライブラ リは、一種のデータベースであり、本レーダ信号処理装 置内で利用可能な全ての資源が登録されている。具体的 には、クラスタマスタ2のCPU数、クラスタ数、各ク ラスタ1のCPU数、各クラスタ1のデータメモリ数、 各クラスタ1の専用演算ユニットタイプ及び数量等が登 録されており、パワーオンスタート時に各資源の有無を 確認後、利用可能になる。また、有効資源に故障が発見 された場合には、この有効資源ライブラリより削除され る。CPU9は、次のタイムインターパルで実行すべき 要求処理量を分析し、要求処理を最大限に消化するよう 規定の方針に従って有効資源ライブラリに登録されてい る有効資源の資源割当てと処理のスケジュールの決定を

行う。その情報は、制御パラメータとして、クラスタマ

スタ2の第1のパス変換器12、システムパス4、各ク ラスタ1の第1のパス変換器12、各クラスタ1のロー カルパス15を介して各クラスタ1の主メモリ10に転 送される。その後、割込みメッセージコマンドを制御パ ラメータの転送と同様にして各クラスタ1の各CPU9 に発行し、制御パラメータを転送したことを通知する。 また、クラスタマスタ2の他のCPU9は、ループ処理 を行って実行可能状態を示すクラスタマスタ1の主メモ リ10上に確保されたセマフォをテストし待機状態に入 る。スケジューラのCPU9は、クラスタマスタ1の各 CPU1で行う処理をクラスタマスタ1の主メモリ10 上に制御パラメータを書き込み後、セマフォに対して実 行可能状態を示すマーキングを行う。待機状態にあった CPU9は、セマフォを獲得することでループ処理を抜 け出し、制御パラメータで指定された所定の処理を開始 する。所定の処理の終了時、スケジューラのCPU9 が、実行完了状態を示すセマフォを、起動時と同様に他 のCPU9から受け取ることでクラスタマスタ1内の処 理が完了することを知る。一方、各クラスタ1に制御パ ラメータが発行されたのち、後続の割込みメッセージコ マンドによってクラスタ1内の全てのCPU9は、この 割込みに対し応答するが、ある1つのCPU9だけが、 割込み処理の実行権を得る。クラスタ1の割込み処理の 実行権を得たCPU9は、以後クラスタ1のスケジュー ラとして動作し、クラスタ1の主メモリ10に格納され ている制御プログラムにタスクスイッチし、クラスタ1 内の他のCPU9に対し、クラスタ1の主メモリ10に 制御パラメータとして書込み後、クラスタマスタ2のC PU9間のセマフォ授受と同様にして、制御パラメータ 情報に基づく所定の処理の起動及び終了通知を行う。ま た、クラスタ1のスケジューラとなったCPU9は、ク ラスタマスタ2から転送された制御パラメータ情報に基 づき、ベクタ演算部16の制御レジスタ24へ、ローカ ルパス15、第2のパス変換器21、スイッチネットワ ーク22を介して、制御データを転送する。この制御デ ータには、ペクタ演算部16を制御するための情報が含 まれており、専用演算ユニット19の、ピーム及び処理 メニュー毎のグルーピングと演算モード、データメモリ 17のピーム及び処理メニュー毎のグルーピングとモー ド、ピームデータ入力ポート18のピームデータパス5 から取得するピーム番号、ピームデータ数、I/Oコン トローラ20の処理メニュー毎のモード及び転送データ 数、スイッチネットワーク22のピーム及び処理メニュ 一毎のネットワーク形態である。この制御データが制御 レジスタ24に書込まれた後、タイミング発生器25に よって、レーダタイミング6の起動トリガが検出される と、制御部23は、制御データの制御情報に従って、ベ クタ演算部16の各資源を制御し、信号処理メニューを 実行していく。図6は、この処理の様子を示したもので あり、異なるビームに対し、異なる信号処理メニューを

12

それぞれグルーピングした専用演算ユニット19とデー タメモリ17を用いて実行し、ビームデータ入力ポート 18からは、同時に次のタイムインターパルで処理する ビームデータを複数ビーム分取り込み、データメモリ1 7に転送する。なお、グルーピングが、クラスタ1間を またがる場合は、I/Oコントローラ20、クラスタ間 バス?を介してデータメモリ1?間でデータ転送を行 い、ベクタ演算中間データ、ピームデータの交換を行 う。このようにして、ペクタ演算部16において、信号 処理メニューが実行され、目標であると想定される信号 強度レベルがあるスレッショルドレベルより大きい空間 的位置とその信号強度レベルデータメモリ17に仮想的 にマッピングされたメモリ空間上に格納される。ペクタ 演算部16の処理終了を検出したタイミング発生器25 は、ベクタ演算部16の処理終了を同一クラスタ1内の マルチCPU部8のスケジューラのCPU9へ通知する ため割込みメッセージがコマンドをローカルバス15上 に発行する。次にスケジューラのCPU9は、割り込み を受付け、データメモリ17よりスイッチネットワーク 22、第2のパス変換器21、ローカルパス15を介し て、目標であると想定される信号強度レベルがあるスレ ッショルドレベルより大きい空間的位置とその信号強度 レベルを読出し、主メモリ10へ転送する。さらに、ス ケジューラのCPU9は、待機状態にある他のCPU9 に対し、セマフォの授受によって、ピーム間に独立した 目標の判定処理、及び、ビーム間の相関処理の起動を行 う。このとき、ピーム間の相関処理において他のクラス タ1または、クラスタマスタ2の主メモリに所望のデー 夕が存在する場合には、ローカルパス15、第1のパス 変換器12、システムパス4を介して他のクラスタ1又 は、クラスタマスタ2の主メモリ10に読出しコマンド を発行することにより所望のデータの授受を行う。これ らのピーム間に独立した目標の判定処理、及びピーム間 の相関処理は、いくつかの信号処理メニュープログラム モジュールから構成されており、待機状態にあるCPU 9を幾つかのCPU9毎にグルーピングすることによ り、グループ単位では、異なったデータ依存性のない並 列実行可能な信号処理メニュープログラムモジュールを 並列実行し、同一グループ内のCPU9は、処理対象デ ータを分割し、同一の信号処理メニュープログラムを並 列実行する。これらのビーム間に独立した目標の判定処 理、及び、ピーム間の相関処理が終了すると、スケジュ ーラのCPU9と他のCPU9間で、セマフォの授受を することによって、スケジューラのCPU9に処理終了 を通知する。さらに、スケジューラのCPU9はクラク タ1の全ての信号処理が終了したことをクラスタマスタ 2に通知するため、割込みメッセージコマンドをシステ ムパス4上に発行し、クラスタマスタ2はこれに応答す る。すなわち、クラスタマスタ2では、割込み処理の実 行権を獲得したスケジューラのCPU9が、他のCPU 50

9に対し、追尾処理、状況認識処理のセマフォの授受を 用いて起動を行う。他のCPU9は、各クラスタ1の主 メモリ10から、ローカルバス15、第1のバス変換器 12、システムパス4を介して、目標情報、状況データ を取得し、追尾処理、状況認識処理を行う。これらの追 尾処理、状況認識処理は、いくつかの信号処理メニュー プログラムモジュールから構成されており、待機状態に あるCPU9のいくつかのCPU9毎にグルーピングす ることにより、グループ単位では、異なったデータ依存 性のない並列実行可能な信号処理メニュープログラムモ ジュールを並列実行し、同一グループ内のCPU9は、 処理対称データを分割し、同一の信号処理メニュープロ グラムを並列実行する。これらの追尾処理、状況認識処 理が終了すると、追尾処理、状況認識処理の演算結果で ある最終ターゲットファイルを外部パスインターフェー ス3へ送出し、外部装置へ転送する。以上の処理をタイ ムインターパルを基準として毎回繰り返すことにより、 所望の信号処理を実行する。

14

【0017】実施例2.次にこの発明の第2の実施例を 説明する。従来のレーダ信号処理装置では、タイムイン ターパルの基準時刻を通知する手段としてシステムパス 4の割込み専用線をタイミング発生器25が駆動する方 法を用いていた。また、実施例1において、マルチCP U部8の各CPU9にタイムインターパルの基準時刻を 通知する手段として、タイミング発生器25は、レーダ タイミング信号6を受信し、マルチCPU部8のローカ ルパス15上に割込みメッセージコマンドを発行するこ とで実現していた。この場合、割込みを受け付ける各C PU9は、一時的に現在まで実行していた処理を中断 し、処理の切り替え操作、具体的には、現在まで実行し ていた処理のタスクコントロールプロックを主メモリ1 0上のスタック空間に退避する操作と割込みメッセージ コマンドの解析と新たに実行すべき処理のタスクコント ロールプロックの初期化を実行する必要がある。これら 一連の割込み処理を回避する手段として実施例2を説明 する。実施例2の構成は、実施例1の構成とタイミング 発生器25の機能を除き、全く同じものである。主メモ リ10の特定アドレスをセマフォ授受のアドレスとし、 タイミング発生器25は、レーダタイミング信号6から 起動トリガ信号を受信すると、その特定アドレスに対 し、ローカルパス15上に読出しコマンドを発行する。 さらに、読出しデータに対し、事前に規定されたピット 位置にセマフォフラグとして"1"を論理和をとってセ ットし、これを書込みデータとして再度特定アドレスに 対し、ローカルパス15上に書込みコマンドを発行す る。これら一連の読出しコマンド、書込みコマンドは、 非分割の連続サイクルとして発行され、ローカルバス1 5のプロトコルの一種として、この一連の非分割の連続 サイクルが分割されることがないことを保証する。マル チCPU部8は、待機状態にあるとき、常にこのセマフ

ォフラグに対し、連続的に読出しコマンドを発行する。 読出しコマンドは、一度主メモリ10から読出しデータ が供給されるが、以降はキャッシュメモリ11に対して 読出しが行われる。この処理は、セマフォフラグが" 1"にセットされるまで、全ての待機状態のCPU9で 統行される。ここで、タイミング発生器25がセマフォ フラグのピット位置に"1"をセットする書込みコマン ドをローカルパス15に発行すると、主メモリ10の特 定アドレスに書込み操作が行われるとともに、キャッシ ュメモリ11のパススヌープ機構が動作し、CPU9が 10 発行する次の読出しコマンドは、キャッシュメモリ11 内の古いデータではなく、主メモリ10の最新更新デー タすなわちセマフォフラグがCPU9に供給される。待 機状態にあるCPU9の幾つかは、セマフォフラグがセ ットされたものと判断し、タイミング発生器25と同様 にセマフォフラグ読出しコマンドとセマフォフラグをリ セットするすなわち"0"を書き込むための書込みコマ ンドを非分割の連続サイクルとして発行する。しかしな がら、待機状態にあるいくつかのCPU9が、この処理 をほぼ同時に行うので、ローカルパス15のパス調停回 路によって選択された唯一のCPU9がセマフォフラグ を獲得、すなわちセマフォ読出しコマンドにおいて" 1"を検出することができる。他の待機状態にあるいく つかのCPU9は、セマフォを獲得することはできな い。セマフォフを獲得した唯一のCPU9は、その後ス ケジューラとして実施例1と同様の動作を行う。なお、 クラスタ1の場合と同様に、クラスタマスタ2において も特定のクラスタ1のタイミング発生器25がクラスタ 1のローカルパス15、クラスタ1の第1のパス変換器 12、システムパス4、クラスタマスタ2の第1のパス 変換器12、クラスタマスタ2のローカルパス15を介 して、クラスタマスタ2の主メモリ10にセマフォフラ グの発行を行うことによってスケジューラとなるCPU 9を決定し、以後の処理は、実施例1と同様に動作が行 われる。

[0018]

【発明の効果】この発明は、以上のように構成されているため、以下に記載されるような効果を有する。一般に、複数のピームに対し、異なる信号処理メニューを実行させる頻度が高いことから、必ずしもピーム1本の最 40大要求処理量に見合う CPU、専用演算器等の資源量を、ピーム本数分同数用意する必要はなく、少ないピーム数や、少ない要求処理量に対する信号処理モードでは、タイムインターパルを短くすることが可能であり、レーダ信号処理装置の重要な評価ファクタの一つであるレスポンスタイムを短くすることが可能になり、追尾精度、目標検出精度の向上が期待できる。

【0019】また、信号処理プログラムを変更することなく、実装時に有効資源ライブラリに数量を登録するだけで、CPU負荷分散処理、スイッチネットワークによ 50

る柔軟なグルーピングによって、専用演算器、CPUの 稼動率を従来よりも上げることが可能であり、最適な価格対性能比を持つレーダ信号処理器が提供可能になる。

16

【0020】また、システムパス、ローカルパスに接続されるパススヌーピング機構を備えたキャッシュメモリ、パス変換器によって、複数のクラスタの複数のCPU間で発生するデータ更新にともなう時間的整合性を維持する機能が実現されていることから、システムパス、ローカルパス上のパス転送頻度を軽減することが可能になり、パス競合にともなうCPU演算時間の増大を抑えることが可能になり、結果的により大きな要求処理に対応することが可能になる。

【0021】また、複数のクラスタの複数のCPU間で発生するデータ更新にともなう時間的整合性を維持する機能が実現されていることから、いくつかのCPUが故障した場合も、有効資源ライブラリより故障したユニットを削除することだけで、他のクラスタ、クラスタマスタのCPUを用いてグルーピングすることが可能になり、部分的な故障が発生した場合も演算性能を極力落とさずに継続処理可能なことと、CPUの故障、専用演算器の故障、クラスタの故障ときめ細かい故障分離が可能な高いフォールトトレランス性を有するレーダ信号処理装置が提供できる。

【0022】また、レーダタイミングをCPUに通知する場合、タイミング発生器によるセマフォの発行と、CPUのポーリング処理によるタスクスイッチという方法を用いているため、割込みを使用する従来の装置にくらべ、短い時間でタスクスイッチを行うことが可能になり、結果的により大きな要求処理に対応することが可能になる。

【0023】また、バススヌーピング機構を備えたキャッシュメモリ、バス変換器によって、複数のCPU間で発生するデータ更新に伴う時間的整合性を維持する機能が実現されていることから、CPU間で主メモリを介したデータの受け渡しを行うプログラム作成が容易になる。

【図面の簡単な説明】

【図1】この発明の実施例を示すプロック図である。

【図2】CPUから見たメモリ空間のメモリマップを示す図である。

【図3】複数のCPUが処理を分割して並列実行する様子を示した図である。

【図4】複数のCPUがデータ数を分割して並列実行する様子を示した図である。

【図 5】 有効資源割当てプログラムのフローチャートで \*\*\*


【図 6】ベクタ演算部のグルーピングを行った1例を示した図である。


【図7】従来のレーダ信号処理装置を示す図である。


【図8】従来のレーダ信号処理装置の処理タイミングを

				·	
	*= <b>17</b>			18	
示する	タイムチャートである。		13	第1の履歴管理メモリ	
【符₹	号の説明】		14	第2の履歴管理メモリ	
1	クラスタ		1 5	ローカルパス	
2	クラスタマスタ		16	ベクタ演算部	
3	外部パスインターフェース		17	データメモリ	
4	システムパス		18	ピームデータ入力ポート	
5	ビームデータパス		19	専用演算ユニット	
6	レーダタイミング信号		20	I /Oコントローラ	
7	クラスタ間バス		2 1	第2のバス変換器	
8	マルチCPU部	10	2 2	スイッチネットワーク	
9	CPU		23	制御部	
10	主メモリ		24	制御レジスタ	
1 1	キャッシュメモリ		2 5	タイミング発生器	
1 2	第1のパマ亦娘嬰				


[図1]







【図6】



£20°